Definición Arquitectónica (Contexto JPL)
La arquitectura del interferómetro descrita es el diseño de software para una línea de productos de telescopios espaciales que actúan conjuntamente como un único instrumento de alta potencia
A diferencia de una arquitectura web o empresarial estándar, esta arquitectura se define por ser heterogénea, rígida en tiempos y orientada a la física.
1. Estilo Arquitectónico: Heterogéneo
El documento revela que, aunque originalmente se documentó como un estilo "por capas" (layered), la implementación real es un estilo híbrido que combina dos patrones distintos
Estilo de Componentes Independientes (Command & Control): El componente central Instrument CDS (Command and Data Subsystem) actúa como el orquestador. Se comunica con los periféricos (trackers, pointers) mediante colas de entrada/salida (FIFO queues), enviando comandos y recibiendo telemetría de forma asíncrona
. Estilo Pipe and Filter (Flujo de Datos Secuencial): Existe una cadena crítica de procesamiento de datos científicos que opera secuencialmente. La luz (datos) fluye y se transforma a través de una tubería lógica estricta
: Wide Angle Pointer: Apunta el instrumento.
Star Tracker: Rastrea la estrella.
Fringe Tracker: Detecta las franjas de interferencia.
Delay Line: Compensa el retardo de la luz.
2. El Bloque de Construcción "Core" (Baseline)
La unidad fundamental de la arquitectura es el "Baseline" o línea base. Un interferómetro estándar se compone de
Dos brazos (Arms).
Dos líneas de retardo (Delay Lines).
Dos rastreadores de franjas (Fringe Trackers).
Esta estructura se trata como un bloque de construcción único. Para escalar el sistema (hacerlo más potente), no se escala horizontalmente con balanceadores de carga; se añaden copias físicas completas de este bloque "Baseline" para captar más luz
3. Características Críticas (Diferencias con Arquitectura IT)
Violación de Capas (Layer Bridging): Debido a los requisitos extremos de rendimiento (precisión de 50 picómetros, 10 microsegundos de arco)
, la arquitectura permite que componentes no adyacentes se comuniquen directamente, saltándose las capas lógicas teóricas para ganar velocidad. Esto se descubrió durante la recuperación de la arquitectura . Conector "Target Buffer": Utiliza un mecanismo de comunicación crítico llamado Target Buffer, que es un búfer no bloqueante (non-locking)
. Esto permite que múltiples fuentes escriban trayectorias de objetivos sin esperar bloqueos de software, priorizando la latencia cero sobre la consistencia de datos tradicional (un riesgo aceptado y verificado formalmente) .